Diseño de una ALU de 32 Bits derivada del CI 74181 para operaciones MAC en inteligencia artificial sobre Nodo NSFET de 3 nm.

Dorantes Mejía, Anthony Alejandro

dc.contributor.author	Dorantes Mejía, Anthony Alejandro
dc.date.accessioned	2026-01-23T20:28:00Z
dc.date.available	2026-01-23T20:28:00Z
dc.date.issued	2025-11-26
dc.identifier.govdoc	IELECT .16649 2025
dc.identifier.other	ATD1445
dc.identifier.uri	http://dgsa.uaeh.edu.mx:8080/bibliotecadigital/handle/231104/7396
dc.description	Este trabajo aborda el diseño, análisis y validación de una unidad aritmético–lógica (ALU) de 32 bits orientada a operaciones Multiply–Accumulate (MAC), desarrollada a nivel transistor bajo una arquitectura basada en tecnología NSFET en un nodo de 3 nm. La propuesta se construye a partir de bloques combinacionales y secuenciales cuidadosamente diseñados, con el propósito de ejecutar de manera eficiente aquellas operaciones que resultan esenciales en entornos de procesamiento neuronal, donde el desempeño, la precisión y el consumo energético son factores críticos. Para sustentar el diseño, se llevó a cabo el modelado detallado de los dispositivos involucrados, así como el análisis de parámetros fundamentales como la corriente de drenador, el voltaje umbral y el comportamiento eléctrico intrínseco de los NSFET. Estos elementos permitieron describir con claridad la funcionalidad del bloque MAC, el cual integra multiplicadores, acumuladores y sumadores optimizados para maximizar el rendimiento y minimizar la latencia en aplicaciones de cálculo matricial. Asimismo, se estudió el comportamiento estructural del sistema y la integración lógica necesaria para consolidar una unidad coherente con los requisitos de arquitecturas modernas de aceleración. Este enfoque permitió validar tanto la factibilidad del diseño como su alineación con los estándares actuales de cómputo. En conjunto, el proyecto establece una base sólida para la construcción de módulos de aceleración más complejos orientados a redes neuronales y evidencia el potencial de los dispositivos NSFET para mejorar el desempeño y el control electrostático en tecnologías de nodos avanzados.	es_ES
dc.language.iso	es	es_ES
dc.publisher	ICBI-BD-UAEH	es_ES
dc.subject	Nanoelectrónica	es_ES
dc.subject	NSFET	es_ES
dc.subject	Arquitecturas de cómputo de alto rendimiento	es_ES
dc.subject	Circuito integrado	es_ES
dc.subject	Control electrostático	es_ES
dc.subject	Electrónica.	es_ES
dc.title	Diseño de una ALU de 32 Bits derivada del CI 74181 para operaciones MAC en inteligencia artificial sobre Nodo NSFET de 3 nm.	es_ES
dc.title.alternative	Electrónica.	es_ES
dc.type	Tesis	es_ES