Por favor, use este identificador para citar o enlazar este ítem: http://dgsa.uaeh.edu.mx:8080/handle/231104/8413
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorSerrano López, Jovanny-
dc.date.accessioned2026-09-22T18:21:34Z-
dc.date.available2026-09-22T18:21:34Z-
dc.date.issued2026-07-30-
dc.identifier.govdocIELECT .17282 2026-
dc.identifier.otherATD2078-
dc.identifier.urihttp://dgsa.uaeh.edu.mx:8080/bibliotecadigital/handle/231104/8413-
dc.descriptionLa siguiente tesis es el diseño, análisis e implementación física de una versión optimizada del circuito integrado 74LS377 (flip-flop tipo D octal with Enable) utilizando tecnología CMOS. Con el objetivo de satisfacer las estrictas exigencias de latencia y alta frecuencia de las futuras redes de telecomunicaciones 6G, el trabajo se centra en el dimensionamiento a nivel de transistores (NMOS y PMOS) para minimizar los retardos de conmutación y permitir un funcionamiento en el rango de los giga Hertz. Se desarrolla el modelado matemático necesario para evaluar los voltajes de umbral, la capacitancia del óxido y las corrientes de saturación, proporcionando un sustento teórico riguroso para la arquitectura propuesta. Las simulaciones esquemáticas se realizaron en NI Multisim, mientras que los trazados físicos (layouts) se elaboraron en Tanner L-Edit.es_ES
dc.language.isoeses_ES
dc.publisherICBI-BD-UAEHes_ES
dc.subjectFlipflopes_ES
dc.subjectTipodes_ES
dc.subjectTecnologíaes_ES
dc.subjectMicrochipes_ES
dc.subjectCircuitoes_ES
dc.subjectElectrónica.es_ES
dc.titleDiseño de 74LS377 octal D flip-flop with Enable para el uso introductorio a la tecnología 6G.es_ES
dc.title.alternativeElectrónica.es_ES
dc.typeTesises_ES
Aparece en las colecciones: Tesis de Licenciatura

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
ATD2078.pdf2.58 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.