1. Universidad Autonoma del Estado de Hidalgo
  2. Tesis
  3. Tesis de Maestría
Por favor, use este identificador para citar o enlazar este ítem: http://dgsa.uaeh.edu.mx:8080/handle/231104/2630
Título : Arquitectura VLSI de un controlador PID Wavenet y su implementación en un FPGA.
Otros títulos : Ciencias en automatización y control
Autor : Islas Gómez, Oscar
Palabras clave : HDL Verilog
wavenet
VLSI
controlador PID discreto
Fecha de publicación : sep-2011
Editorial : ICBI-BD-UAEH
Descripción : En el presente trabajo de tesis se realiza el diseño de una arquitectura de hardware digital VLSI mediante lenguaje de descripción de hardware HDL Verilog, la cual desempeña el funcionamiento de un controlador PID wavenet, y trabaja con mínimo consumo de potencia y tiempo de operación. El PID wavenet sintoniza en línea las ganancias proporcional, integral y derivativa de un controlador PID discreto, mediante la identificación de un sistema dinámico SISO a controlar de modelo matemático desconocido. Esto se logra empleando una red neuronal artificial de base radial con distintas funciones de activación wavelet (wavenet) y un filtro de respuesta infinita al impulso (IIR) en cascada. La arquitectura digital se configura en un FPGA XC4V LX25 de la familia Virtex4 de Xilinx. Se realiza un análisis de su estructura donde se resalta su capacidad de procesamiento en paralelo. Además, se realizan pruebas para verificar su desempeño y consumo de potencia. Por último, se implementa experimentalmente en el control de un motor de corriente directa.
Documento del Gobiberno : MCAC .8395 2011
URI : http://dgsa.uaeh.edu.mx:8080/bibliotecadigital/handle/231104/2630
Aparece en las colecciones: Tesis de Maestría

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
AT16178.pdf21.85 MBAdobe PDFVisualizar/Abrir
Mostrar el registro Dublin Core completo del ítem


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.